Przetwarzanie cyfrowo-analogowe I analogowo-cyfrowe



Pobieranie 140.79 Kb.
Data01.05.2016
Rozmiar140.79 Kb.
PRZETWARZANIE CYFROWO-ANALOGOWE I ANALOGOWO-CYFROWE

10.1. Cel ćwiczenia


Celem ćwiczenia jest praktyczne poznanie pracy i charakterystyk przetworników: cyfrowo-analogowych i analogowo-cyfrowego.

10.2. Wprowadzenie




Rys. 10.1. Symbol przetwornika cyfrowo-analogowego (DAC) z wyjściem napięciowym


Przetworniki cyfrowo-analogowe (DAC) i analogowo-cyfrowe (ADC) są elementami pośredniczącymi, stosowanymi pomiędzy zbiorem sygnałów analogowych (charakteryzujących zjawiska występujące w przyrodzie i otrzymywanych zwykle na drodze pomiarowej) a układami cyfrowymi (takimi jak np. układy przetwarzania danych, komputery itp.) wykorzystującymi w swoim działaniu dyskretne wartości sygnałów.

10.2.1. Przetworniki cyfrowo-analogowe
Przetwornikiem cyfrowo-analogowym nazywa się układ, którego analogowy sygnał wyjściowy (napięcie względnie prąd) jest określony przez wejściowe słowo cyfrowe. Dla przypadku wyjściowego sygnału napięciowego, wartość uWY przetwornika (rys. 10.1) jest proporcjonalna do iloczynu ułamka binarnego D i napięci odniesienia UREF :
(10.1)

gdzie D – dowolna liczba n-bitowa.

Liczba D jest najczęściej podana w kodzie dwójkowym naturalnym i wtedy może być zapisana jako:
(10.2)

przy czym 0 ≤ D ≤ 1 – 2-n.

Cyfry (bity) ak (k = 1, 2, ..., n) w (10.2) mogą przyjmować wartości o względnie 1; a1 jest najbardziej znaczącym bitem (MSB) (ang. most significant bit) liczby 0, zaś an - jej najmniej znaczącym bitem (LSB) (ang. least significant bit). Ułamek 2-k (k = l,2,...,n) nazywa się wagę dane­go bitu; bit najbardziej znaczący ma więc wagę, a najmniej znaczący 2-n (waga bitu LSB określa tzw. rozdzielczość związane z ułamkiem O). 3ak wi­dać z (10.2) dziesiętne reprezentację ; liczby D można uzyskać dodajęc do siebie wagi jej wszystkich bitów niezerowych.

W tablicy 10.1 przedstawiono dla przykładu możliwa kombinacja zar i je­dynek dla 3-bitowej liczby O wraz z jej reprezentacja binarna i dziesiętne.



Tablica 10.1


Lp.

MSB – bit



Bit 2



Bit 3



Ułamek binarny

Wartość w dziesiętnym systemie licznia

1

0

0

0

0.000

0

2

0

0

0

0.001



3

0

1

0

0.010



4

0

1

1

0.011



5

1

0

0

0.100



6

1

0

1

0.101



7

1

1

0

0.110



8

1

1

1

0.111



Gdy wszystkie byty D są jedynkami – jej wartość wyrażana w dziesiętnym systemie liczenia jest równa 1-2-n = 1 – 1LSB (patrz pozycja 8 tablicy 10.1), zaś w systemie binarnym jako


Zwyczajowo, kod n-bitowego ułamka D przyjęto podawać jako liczbę binarna całkowitą a1, a2 ... ,an rozumiejąc, że ma on postać


W tablicy 10.2 zestawiono, wyrażone w różnej postaci, wagi niektórych pozycji 16-bitowej liczby D, przy czym przez FS (ang. full scale) oznaczono pełny zakres przetwornika, zaś wielkość 1 ppm = 10-6.


Tablica 10.2

Wagi wybranych pozycji 16-bitowego ułamka binarnego


Bit

n


2-n

Ułamek



Wartosć dziesiętna ułamka

%

ppm

20 log

dB


FS

20

1

1,0

100

1 000 000

0

MSB

2-1



0,5

50

500 000

-6

2

2-2



0,25

25

250 000

-12

4

2-4



0,0625

6,2

62 500

-24,1

6

2-6



0,015625

1,6

15 625

-36,1

10

2-10



0,0009766

0,1

977

-60,2

12

2-12



0,00024414

0,024

244

-72,2

16

2-16



0,0000152588

0,0015

15

-96,3

Ułamek D najczęściej jest wyrażany w postaci (10.2), ale może być także podany np. w kodzie BCD.

Jeśli ułamek D ma reprezentować zarówno wartości dodatnie jak i ujemne, to jego posta bierna musi zawierać dodatkowy bit znaku a0 – powstają w ten sposób tzw. Kody bipolarne. Jednym z nich jest kod znak-moduł, w którym
(10.3)

przy czym –1 + 2-n ≤ D ≤ 1 – 2 n .

Jak widać, dla a0 = 0 zapis (10.3) przedstawia liczbę dodatnią zaś przy a0 = 1 liczbę ujemną. W tablicy 10.3 podano 4-bitowe (3-bity i bit znaku) liczby w kodzie znak-moduł. W kodzie tym istnieją dwa róże zapisy cyfry, co w niektórych zastosowaniach musi stwarzać pewne trudności.

Tablica 10.3

4-bitowy kod znak-moduł

Postać dziesiętna

liczby






...







+0

-0







...





a0 – bit znaku

0

0

0

0

0

0

0

1

1

1

1

1

1

1

a1 - MSB

1

1

...

0

0

0

0

0

0

0

0

...

1

1

a2

1

1

...

1

1

0

0

0

0

1

1

...

1

1

a3 - LSB

1

0

...

1

0

1

0

0

1

0

1

...

0

1





Rys. 10.2. Charakterystyka przetwarzania idealnego przetwornika DAC

a) 3-bitowego b) 4-bitowego

Charakterystykę przetwarzania idealnego 3-bitowego przetwornika DAC z wyjściem napięciowym pokazano na rys. 10.2. W przetworniku tym wszystkim ośmiu możliwym liczbom wejściowym odpowiadają różne dyskretne poziomy syg­nału wyjściowego w zakresie od zera do FS (pełnego zakresu); z uwagi na dyskretne postać sygnału wejściowego przetwornika, jego charakterystyka nie jest funkcja ciągłą i ma postać odcinków (słupków) o odpowiedniej dłu­gości.W celu zobrazowania pracy idealnego przetwornika DAC o większej liczbie bitów, na rys. 10.2 dorysowano linią przerywaną dodatkowe odcinki: wrysowując je pomiędzy odcinki reprezentujące charakterystykę 3-bitowego przetwornika DAC otrzymano osiem dalszych poziomów dyskretnych sygnału wyjściowego. Uzyskana w ten sposób charakterystyka przetwarzania odpowia­da już 4-bitowemu przetwornikowi DAC, wartość LSB wynosi teraz FS, a wartość maksymalna sygnału wyjściowego FS. Postępując podobnie można wykreślić charakterystykę przetwarzania przetwornika DAC pracującego z wejściowym słowaem cyfrowym D o dowolnej liczbie bitów.

Rzeczywiste charakterystyki przetworników różnią się od pokazanej na rys. 10.2; odstępstwa od charakterystyki idealnej określają różne błędy przetwarzania - rys. 10.3.

Rys. 10.3. Typowe źródła błędów przetwornika cyfrowo-analogowego (3-bitowego)

Błędy niezrównoważenia εz i wzmocnienia εk przetwornika moga być zwy­kle sprowadzana do zera poprzez odpowiednio: zmianę wartości sygnału źród­ła odniesienia (np. napięcia) lub regulację rezystora w obwodzie sprzęże­nia zwrotnego wzmacniacza operacyjnego. Błąd liniowości εL określa zazwy­czaj największe odchylenie rzeczywistej charakterystyki przetwornika od linii prostej poprowadzonej przez punkty uWY = 0 oraz uWY = (l - 2-n)UwyM (punkty c, d - rys.10.3c, czyli po przeprowadzeniu regulacji zera i ka­libracji współczynnika wzmocnienia) i jest wyrażony jako ułamek LSB lub procent pełnego zakresu FS przetwornika (wartość względna), Błąd monotoniczności (rys.10.3d) powstaje wtedy, gdy różnica ΔWY odpowiadająca dwom sąsiednim liczbom wejściowym (tj. różniącym się o jeden bit) - jest ujemna, lub inaczej, gdy tzw. różnicowy błąd liniowości εDL, definiowany jako

gdzie 1LSB = 2-n przekroczy wartość 1LSB; dla budowanych praktycznie przetworników co gwarantuje, ze ich charakterystyka jest na pewno monotoniczna.

Przetworniki DAC z napięciowym źródłem odniesienia Budowane są zwykle jako układy złożone z sieci precyzyjnych rezystorów, dołączanych poprzez zespół kluczy elektronicznych do punktów o różnych ale stałych potencja­łach (UREF, 0V) i współpracujących ze wzmacniaczem operacyjnym. Ze wzglę­du na konstrukcję sieci rezystorów wyróżnia się przetworniki:

- z rezystorami o wartościach odpowiadających wagom przetwarzanej liczby,

- z drabinką rezystorów R-2R.

Prosty przetwornik cyfrowo-analogowy z rezystorami wagowymi (tzw. prze­twornik wagowy przedstawiono na rys. 10.4. Dzięki wzmacniaczowi operacyj­nemu W jeden koniec wszystkich rezystorów 2i R (i = 1,2.....,n) jest utrzy­mywany na potencjale w przybliżeniu 0V, zaś klucze elektroniczne - w zależności od postaci wyjściowego słowa cyfrowego - dołączają te rezystory do napięcia UREF (gdy ai = 1) względnie do masy (jeśli ai = 0). Tak więc przez rezystory wejściowe wzmacniacza płyną prądy o wartościach wagowych (i = l,2,...,n) - napięcie wyjściowe u wy przetwornika jest proporcjonalne do prądu i, a więc i do cyfrowego słowa wejściowego D, zgodnie z (10.2).

W przetwornikach wielobitowych tego rodzaju zakres wartości zastosowa­nych rezystorów jest duży i będzie wynosił jak 1:2n, co czyni to rozwią­zanie niepraktycznym, szczególnie jeśli rezystory mają być wykonane jako cienko lub grubowarstwowe względnie scalone; dodatkowo, tolerancje warto­ści tych rezystorów muszą być bardzo małe.

Sposobem ominięcia powyższych trudności jest zastosowanie drabinek rezystorowych R2R (przetworniki drabinkowe) - rys. 10.5, w których występu­ją tylko rezystory o dwóch wartościach nominalnych. Zakładając, że załą­czone są kolejno tylko klucze odpowiadające bitom ai (i = l,2,...,n) moż­na łatwo wykazać (korzystając z zasady superpozycji twierdzenia Thevenina zastosowanego dla części obwodu leżącego na lewo od klucza dołączonego do napięcia UREF), że napięcia wyjściowe u wy spełnia równanie (10.l) z podstawieniem w miejsce D, wyrażenia (10.2).

Napięcie odniesienia UREF stosowane w przetwornikach może mieć wartość stałą lub zmienną; w tym drugim przypadku mamy tzw. mnożące przetworniki DAC.


10.2.2. Przetworniki analogowo-cyfrowe
Przetworniki analogowo-cyfrowe (rys. 10.6) wytwarzają wyjściowe słowo cyfrowe D proporcjonalne do wejściowego sygnału analogowego, najczęściej napięcia u we, względnie (co ma zwykle miejsce) do ilorazu sygnału u we napięcia UREF (zawartego w układzie ADC lub dołączonego z zewnątrz): (10.4).




Rys. 10.4. Prosty przetwornik cyfrowo-analogowy z rezystorami rezystorami wartościach wagowych.



Rys. 10.5. Przetwornik cyfrowo-analogowy z drabinką rezystorów R-2R z wyjściem napięciowym (duża rezystancja obciążenia – wyjściowa wzmacniacza).
Również 10.4 może być, z uwagi na dyskretną postać sygnału wyjściowego D spełniona jedy­nie dla wybranych wartości u we , a dla innych z pewnym błędemq wynikającym z procesu kwan­towania sygnału analogowego (q = LSB). Charakterystykę przetwarzania idealnego 3-bitowego przetwornika ADC z wejściem napię­ciowym pokazano na rys. 10.7; z uwagi na to, że sygnał analogowy może przyjąć każdą wartość z danego przedziału - cały zakres zmian napięcia wejściowego 0 ... UWEM został podzielony skwantowany na osiem przedziałów: wszystkie wartości sygnału analogowego z

danego przedziału reprezentowane są przez to samo wyjściowe słowo cyfrowe, które –dokładnie rzecz biorąc - odpowiada tylko wartości nominalnej (środkowej) danego schodka charakterystyki. Te wartości nominalne odpowiadają długościom poszczególnych odcinków charakterystyki przetwornika DAC - rys. 10.2. Jak widać z przytoczonego opisu pracy przetwornika ADC, oprócz błędów analogicznych do tych, które omawiano wcześniej (patrz rys. 10.3) występuje błąd kwantowania q = LSB; błąd ten nożna zmniejszyć zwiększając liczbę bitów przetwornika, gdyż 1 LSB = UWEM 2-n .





Rys. 10.7. Charakterystyka przetwarzania idealnego 3-bitowego przetwornika analogowo-cyfrowego.
Ponieważ łatwiej można wyznaczyć wartość sygnału analogowego występującego przy skoku (zmianie) słowa cyfrowego D niż jego wartość nominalną dla danej postaci słowa D - błędy (ale też i strojenie) przetwornika ADC są mierzone i definiowane przy pomocy wartości sygnału analogowego występujących w momentach zmiany liczby D w stosunku do tych wartości, które uzyskano z idealnej charakterystyki przetwarzania – rys. 10.7. I tak, podobnie jak układy DAC, przetworniki ADC mogą być obarczone błędem niezrównoważenia (zera) - ma to miejsce wówczas, gdy pierwsza zmiana liczby D nie nastąpi dokładnie dla + LSB - rya. 10.8a. Błąd wzmocnienia występuje w tych przetwornikach ADC, w których różnica pomiędzy wartościami sygnału analogowego dla ostatniego i pierwszego skoku charakterystyki nie jest równa FS-2LSB - rys. 10.8b; błąd liniowości (rys. 10.8c) oznacza z kolei, że przyrosty u we występujące pomiędzy wartościami sygnału wejściowego odpowiadającymi zalania liczby D o jeden bit nie są takie same; jeśli różnicowy błąd liniowości będzie duży to może się zdarzyć, że jedna lub więcej spośród możliwych wartości słowa D nie wystąpi (rys. 10.8d) - sytuacja ta odpowiada błędowi monotoniczności w przetwornikach DAC.








Rys. 10.8. Źródła błędów w przetworniku analogowo-cyfrowym (3-bitowym). Błędy:



  1. niezrównoważenia (zera), b) wzmocnienia, c) liniowości, d) opuszczenia liczb wyjściowego słowa cyfrowego cyfrowego.

Napięcie wejściowe UWEM odpowiada pełnemu zakresowi przetwornika jest w większości przypadków równe 10 V (lub 5 V; spotyka się też np. UWEM = 10,24 V - co pozwala na uzyskanie wartości 1 LSB równego wielokrotności lub podwielokrotności 10 mV).

W tablicy 10.4 podano wartości charakterystyczne przebiegu D = f(u we) idealnych, n-bitowych przetworników ADC o zakresie zmian napięcia wejścio­wego równym UWEM = 10V.

Istnieje wiele różnych realizacji przetworników ADC; można je ogólnie podzielić, z uwagi na zastosowaną metodę przetwarzania, na dwie grupy:

- układy z przetwarzaniem bezpośrednim,

- układy z przetwarzaniem pośrednim.


W układach ADC z przetwarzaniem pośrednim sygnał wejściowy przetworni­ka zostaje najpierw przetworzony na inną wielkość fizyczną (zwykle na od­cinek czasu) i dopiero cyfrowy pomiar tej wielkości daje wyjściowe słowo cyfrowe przetwornika (wynik przetwarzania). Jeśli wynik przetwarzania od­powiada wartości sygnału analogowego w określonej chwili czasu, to jest to tzw. przetwarzanie wartości chwilowej, realizowane zwykle metodami bezpośrednimi. Jeśli natomiast wynik przetwarzania odpowiada wartości średniej napięcia uzyskanej w okresie przetwarzania (tj. w czasie niezbęd­nym do uzyskania cyfrowej postaci sygnału analogowego) lub jego części, to mamy do czynienia z tzw. metodami integracyjnymi; metody te należą do metod przetwarzania pośredniego i są zwykle wykorzystywane w układach wol­tomierzy cyfrowych (patrz także ćwiczenie nr 11).

Tablica 10.4Wartości charakterystyczne n-bitowego idealnego przetwornika ADC.



n

1 LSB

Nominalne napięcie wejściowe dla

D =1…1


UWE=UWEM-1LSB [V]

Napięcie UWE dla zmiany

D = 0…00


D = 0…01

UWE = LSB



Napięcie UWE dla zmiany

D = 11…10

D = 11…11

UWE = UWEM- LSB



1

2

4



6

8

10



11

12

14



16

5,0 V

2,5 V


625 mV

156 mV


39,1 mV

9,77 mV


4,88 mV

2,44 mV


610 μV

153 μV


5,0

7,5


9,38

9,84


9,961

9,990


9,9951

9,9976


9,9994

9,99985


2,5 V

1,25 V


312 mV

78,1 mV


19,5 mV

4,88 mV


2,44 mV

1,22 mV


305 μV

76 μV


2,5

6,25


9,07

9,76


9,941

9,985


9,9927

9,9964


9,9991

9,99977



Często stosowanym sposobem przetwarza­nia bezpośredniego jest tzw. metoda kompensacyjna ze sprzężeniem zwrotnym, której ideę zilustrowano na rys. 10.9. Napięcie wejściowe u we przetwornika jest porównywane w komparatorze analogowym z napięciem uwy = k.D.UREF, uzyskanym na wyjściu przetwornika DAC znajdującego się w pętli sprzężenia zwrotnego; w chwili zrównania się obu napięć (z błędem || < k UREF 2-n) wejściowe słowo cyfrowe przetwornika DAC zapamię­tane w rejestrze wyjściowym, stanowi wynik przetwarzania. Różne sposoby ge­neracji słowa D stwarzają możliwość kompromisu pomiędzy prostotą budowy układu a czasem przetwarzania. W najprostszym przypadku układ logiczny (rys. 10.9) zawiera m.in. n-bitowy licznik binarny zliczający impulsy zegarowe - napięcia uwy (t) ma więc postać napięcia schodkowego;

układ sterowania przerywa zliczanie impulsów przez licznik w chwili zmiany stanu komparatora KA - zostaje wówczas wytworzony sygnał "gotów". Maksymalny czas konwersji sygnału analogowego na odpowiadającą mu postać cyfrową jest w tym przetworniku równy (2n-1) Ti gdzie:

Ti = , f - częstotliwość impulsów zegarowych.

Okres Ti musi być dostatecznie długi aby w czasie jego trwania mogły ustalić się nowe stany komparatora, układu logicznego i przetwornika DAC; zwykle w praktycznych rozwiązaniach Ti = 0,05,…, 10 .

Kolejne cykle przetwarzania mogą być w tym przetworniku inicjowane albo sygnałem "Start konwersji" doprowadzonym z zewnątrz względnie automatycz­nie - w tym przypadku po zakończeniu konwersji wytwarzana jest zwłoka czasowa, a po niej następuje od razu start kolejnej konwersji sygnału uwe.
10.3. Pytania sprawdzające

1° Podać inne stosowane kody bipolarne oprócz kodu znak-moduł.

2° Dla jednego z kodów bipolarnych ułamek binarny D nożna przedstawić ja­ko:

Jaki to jest kod i jakie są jego własności?

3° Dla pewnego kodu bipolarnego ułamek binarny D (patrz wzór 10.1) można wyrazić

następująco


Jaki to jest kod i jakie są jego własności?


4° Narysować charakterystykę przetwarzania idealnego bipolarnego, 4-bito­wego

(tj. 3 bity + bit znaku) przetwornika DAC. pracującego zgodnie z kodem

znak - moduł.

5° Na rys. 10.10 przedstawiono wersję "odwróconą" w stosunku do pokazanej na rys. 10.5 drabinki rezystorów R-2R, pracującej w układzie z wyjściem prądowym. Wykazać, że układ ten spełnia zależność (l0.l) przy D zgodnym z (10.2). Porównać warunki pracy kluczy w układach z rys. 10.10 oraz rys. 10.5 i sformułować wnioski.




Rys. 10.10. Przetwornik cyfrowo-analogowy z "odwróconą" drabinką rezysto­rów R-2R
6° Uzupełnić schemat przetwornika z rys. 10.10 tak aby uzyskać przetwor­nik

bipolarny pracujący w kodzie wejściowym podanym w p. 2°.

7° Narysować charakterystykę przetwarzania idealnego, bipolarnego, 4-bitowego

(tj.3 bity + bit znaku) przetwornika ADC którego wyjściowe słowo cyfrowe D jest

zgodne z kodem znak-moduł.

8° Jaki układ elektroniczny nazywamy komparatorem analogowym? Narysować

jego charakterystykę i podać własności.

Rys. 10.11. Schemat funkcjonalny modelu laboratoryjnego



Program ćwiczenia

Przed przystąpieniem do pomiarów należy do modelu laboratoryjnego do­łączyć z zewnątrz zadajnik 6-bitowego słowa binarnego, połączyć źródło napięcia UREF z zespołem kluczy elektronicznych KE. przełącznik PK1 spo­sobu sterowania kluczy ustawić w położenie "zadajnik" zaś PK2 (przełącz­nik rodzaju pracy) w położenie "DAC". Po przyłączeniu wszystkich potrzeb­nych zewnętrznych napięć zasilających (Ucc = +5 V, UCC1 = +15 V, UCC2 = -15 V) należy nastawić słowo wejściowe D (A5A4A3A2A1A0) = 111111 i zmierzyć woltomierzem, cyfrowym VC napięcie Uwy DAC. Wskazania woltomierza powinno być równe UREF. (l-2-n) = 3,2 (1-2-6 ) = 3,150 V przy k = 1 wzór (l0.l), jednak z uwagi na spadki napięć na nasyconych tranzystorach kluczy KE1,...,KE6 będzie ono nieco mniejsze. Podaną wartość Uwy (DAC) można uzyskać regulując wartość napięcia UREF (potencjometrem R31, rys. 10.13); nastawiona wartość UREF będzie więc trochę większa od wartości nominalnej UREF = 3,200 V, przyjętej jako UWYM = FS przetwornika DAC (o około 25 mv); wartość współczynnika k w równaniu (10.l) będzie zatem równa:


Nastawiany następnie słowo wejściowe przetwornika D(A5A4A3A2A1A0) = 000 000 i regulując potenciaometrem R25 równym 10 k dołączonym do wzmacniacza W1, rys. 10.12 doprowadzamy do stanu gdy Uwy (DAC) = 0,000 V Przetwornik cyfrowo-analogowy jest teraz zestrojony i można przystąpić do pomiarów.


10.5.1. Zdjąć charakterystykę obciążenia UREF = f(IQ) źródła napięcia odniesienia w układzie jak na rys. 10.17. Jako obciążenie zastosować opor­nicę umożliwiającą zmianę R0 od ok. 5 kΩ do 100Ω z dopuszczalnym prądem maksymalnym równym ok. 40 mA; źródło napięcia UREG odłączyć od zespołu kluczy elektronicznych KE.

Rys. 10.17. Układ do zdejmowania charakterystyki obciążenia źródła napię­cia odniesienia.


10.5.2. Zmierzyć napięcie wyjściowe Uwy (DAC) Przetwornika cyfrowo-analogowego dla kilku wybranych liczb wejściowych. Wyniki poaiarów wpisać do tablicy 10.1.
Tablica 10.1

Wybrane punkty charakterystyki Uwy (DAC) =f(D) przetwornika cyfrowo-analogowego



Stan zadajnika

D(A5A4A3A2A1A0)



000000

000001

000010

000100

001000

010000

100000

111111

Uwy (DAC) [mv]
























10.5.3. Zdjąć pełną charakterystykę przetwarzania przetwornika DAC


zmieniając jego słowo wejściowe począwszy od zera do maksymalnej wartości równej D = 111 111 63; stan licznika impulsów zwiększany wprowadzając pojedyncze impulsy taktujące. Przełącznik PK1 sposobu sterowania kluczy powinien być teraz w położeniu "licznik"; stan licznika można odczytać z wyświetlacza zbudowanego z sześciu diod elektroluminescencyjnych

DL1,......,DL6 (rys. 10.14). Wyniki pomiarów wpisać do tablicy analogicznej

jak tablica 10.1, lecz zawierającej 64 słowa wejściowe.

Uwaga; Wyzerowanie licznika i wyświetlacza można uzyskać naciskając przynajmniej raz przycisk TAKT. przy wciśniętym przycisku ZER.
10.5.4. Zdjąć charakterystykę UWY = f(UWE(ADC)) wzmacniacza wejściowego rys. 10.16 przetwornika analogowo-cyfrowego dla pełnego zakresu
zmian napięcia wejściowego. Napięcia wyjściowe i wejściowe wzmacniacza zmierzyć woltomierzami cyfrowymi, wyniki pomiarów wpisać do tablicy 10.2.

Tablica 10.2 Charakterystyka wyjście-wejście wzmacniacza wejściowego przetwornika ADC



UWE(ADC) [mV]

-1200

-1100



-100

0

+100



+1100

+1200

UWY [mV]



























10.5.5. Zdjąć pełną charakterystykę przetwarzania D= f(UWE(ADC)) przetwornika analogowego dla dodatnich i ujemnych napięć UWE(ADC) - wyniki pomiarów wpisać do tablicy 10.3. W celu zdjęcia tej zależności należy prze­łącznik PK2 rodzaju pracy ustawić w położeniu "ADC" zaś przełącznik PKl sposobu starowania kluczy w położeniu "licznik"; wynik przetwarzania na­leży odczytać z wyświetlacza LED z uwzględnieniem bitu znaku.

Tablica 10.3

Charakterystyka przetwarzania D= f(UWE(ADC))

przetwornika analogowego

UWE(ADC) [mV]




























D(a6a5a4a3a2a1)

000001

000010

000011




111111

000001

000010




111111

Bit znaku a0

0

1


Uwaga: Do tablicy wpisać napięcia UWE(ADC), przy której następuje zmia­na wyświetlanej wyjściowej liczby binarnej przetwornika na podaną w ta­blicy 10.3.
10.5.6. Zaobserwować z ekranu oscyloskopu przebieg napięcia Uwy(DAC) = = f(t) przy napięciu wejściowym UWE(ADC) przetwornika analogowo-cyfrowego odpowiadającym maksymalnej liczbie wyjściowej D = 111111.
10.6. Tematy do opracowania

10.6.1. Wykreślić charakterystykę zdjętą w p.10.5.1 i przedyskutować


dobór elementów obwodu zabezpieczającego źródło przed przeciążeniem i
zwarciem z punktu widzenia prądu pobieranego przez drabinkę rezystancyjną R-2R 6-bitowego przetwornika cyfrowo-analogowego; przyjąć R = 825Ω

i uwzględnić prądy płynące przez rezystory R1,R5…R21 o wartości 2,2 k Ω (rys. 10.12).

10.6.2.Wykreślić zdjętą w p.10.5.3 charakterystykę Uwy(DAC) Uwy(DAC) = f(D) przetwornika cyfrowo-analogowego przyjmując jako bit LSB przetworni­ka bit a5 (przetwornik 5-bitowy). Na tle tej charakterystyki wrysować cha­rakterystykę przetwornika DAC/1 LSB równa się w tym przypadku 1 LSB = =100 mV).

10.6.3. Korzystając z wyników pomiarów p. 10.5.3 określić względny błąd liniowości εL. 6-bitowego przetwornika DAC.



[LSB]

gdzie ΔU’WYM = (UWY – UWYid)M – maksymalna odchyłka napięcia wyjściowego przetwornika od wartości napięcia wyjściowego przetwornika idealnego.

10.6.4. Określić błąd wzmocnienia i błąd zera 3-bitowego przetwornika DAC (z wyników uzyskanych w p. 10.5.3 wziąć pod uwagę tylko te, która od­noszą się do przetwornika z LSB odpowiadającym a3, MSB = a1 (aproksymując odpowiednie jego charakterystyki linią prostą o postaci:

y = ax + b; (10.5)

Korzystając z metody najmniejszej sumy kwadratów można wyliczyć współczyn­nik równania (10.5) następująco:


gdzie:


m - liczba punktów pomiarowych (w rozważanym przypadku m = 8),

xi - kolejny argument pomiaru (xi = 0,, ,...,).

yi - kolejny wynik pomiaru [mV] .

Błąd zera tego przetwornika można obliczyć jako:



[LSB]

zaś błąd wzmocnienia:



[%]

  1. Wykreślić charakterystykę przetwarzania D=f(UWE(ADC)) 4-bitowego przetwornika ADC korzystając z wyników pomiarów p. 10.5.5 i na jej
    tle wykreślić podobna zależność dla 4-bitowego przetwornika idealnego.
    Dla charakterystyki idealnej przyjąć, że zmiana 0000→0001nastepuje dla LSB = 100 mV (UWEM = 3.2 V). Skomentować narysowane wykresy.

  2. Opisać inny, niż zastosowany w ćwiczeniu, sposób prezentacji
    w postaci cyfrowej ujemnych napięć wejściowych przetwornika analogowo-
    cyfrowego.

10.7. Literatura



  1. F. Wagner: -„Projektowanie urządzeń cyfrowych.” WNT, Warszawa1978, s.14-20, 220-228.

  2. T. Millman, CC. Halkias: „Układy scalone analogowe i cyfrowe.” WNT. War­szawa1976, s. 632-637.


©absta.pl 2016
wyślij wiadomość

    Strona główna