Laboratorium elektroniki



Pobieranie 248.7 Kb.
Strona3/6
Data29.04.2016
Rozmiar248.7 Kb.
1   2   3   4   5   6

3.2Układy PLA i PLS

Pierwsze egzemplarze modułów programowalnych typu PLA (Programmable Logic Array) zbudowane były z programowalnych matryc AND i OR, czasami wyposażonych w programowalny zespół polaryzacji wyjść. Produkowane obecnie układy PLA są już powszechnie wyposażane w zespoły sprzężeń zwrotnych. Na rysunku 9 przedstawiono ogólny schemat funkcjonalny struktury PLA .




Rys. 8. Schemat struktury PLA


Oprócz programowalnych matryc AND i OR struktura ta zawiera programowalną matrycę ANDC , której linie iloczynu sterują buforami wyjściowymi B, a w przypadku modułów PLA z przerzutnikami - także niektórymi wejściami tych przerzutników. Blok oznaczony na rysunku jako NOT, składający się z programowalnych bramek EX-OR stanowi programowalny układ polaryzacji wyjść.

W przypadku programowanych układów sekwencyjnych (Programmable Logic Sequencer, PLS), tzn. układów PLA wyposażonych w przerzutniki, w skład struktury modułu wchodzą (rys. 9):




  • matryca AND dla wejść zewnętrznych - ANDI ,

  • matryca AND dla rejestru zewnętrznego - ANDQ ,

  • uzupełniająca matryca AND - COMP-AND,

  • uzupełniająca matryca OR - COMP-OR,

  • matryca OR rejestru wewnętrznego - ORQ ,

  • matryca OR rejestru wyjściowego - ORF ,

  • bufor wyjściowy BF,

  • układ sterowania - CONTROL.



Rys. 9. Schemat blokowy programowalnego układu sekwencyjnego (PLS)

Matryce ANDI , ANDQ oraz ORQ umożliwiają realizację dwupoziomowej, kombinacyjnej sieci logicznej o wejściach I, Q i wyjściach Q’, spełniającej rolę układu wzbudzeń rejestru RQ. Te same matryce AND oraz matryca OR F pełnią tę samą rolę dla rejestru RF. Celem matryc uzupełniających jest uproszczenie funkcji uzyskiwanych w zespołach I, Q, F. Rejestr RQ to układ pamiętający stany wewnętrzne sekwensera, a rejestr RF taktuje informację wyprowadzaną na zewnątrz. Zadaniem bloku CONTROL jest sterowanie wyżej wymienionymi rejestrami - polega ono najczęściej na wprowadzaniu wszystkich przerzutników w stan 0 lub 1. Bufor wyjściowy BF separuje wyjścia rejestru RF od wyprowadzeń zewnętrznych F.

Jako pierwsze układy PLD z matrycami PLA na rynku pojawiły się układy wyposażone wyłącznie w matryce AND i OR lub jeszcze prostsze, mające tylko matryce AND - np. PLS102/103, PLS 150/151. Najprostsze układy jako wyposażenie dodatkowe mają tylko zespoły polaryzacji wyjść i sterowane z zewnątrz bufory wyjściowe, układy bardziej rozbudowane posiadają ponadto zespoły programowalnych sprzężeń zwrotnych. Jako przykład można podać układ PLS 153, którego struktura jest identyczna ze strukturą PLA zaprezentowaną na rys. 10. Moduł ten posiada 8 wejść zewnętrznych oraz 10 wyprowadzeń typu we/wy. Sygnały te doprowadzane są do 42 term, przy czym 32 termy są dołączone do matrycy OR, a 10 linii steruje wyjściowymi buforami trójstanowymi. Każdy z buforów może zostać na stałe wprowadzony w stan wysokiej impedancji, dzięki czemu możliwe jest zwiększenie liczby wejść. Możliwa jest także zaprogramowanie polaryzacji sygnałów wyjściowych przez użytkownika.

Jeśli chodzi o sekwencyjne (wyposażone w przerzutniki) układy PLA, typowym przedstawicielem są układy PLS105 oraz PLS155. Strukturę tego ostatniego układu zaprezentowano na rys. 10.

Oprócz podstawowych matryc AND i OR zawiera on dodatkowo 14 przerzutników synchronicznych typu RS, przy czym wejścia sześciu z nich (tzw. przerzutników wewnętrznych) nie są wyprowadzone na zewnątrz układu. Do matrycy AND doprowadzonych jest 16 wejść zewnętrznych, 6 wyjść przerzutników wewnętrznych oraz wyjście jednej z bramek OR. Matryca AND realizuje 48 iloczynów, które mogą być w dowolny sposób wykorzystane przez matrycę OR, posiadającą 29 wyjść. Jedno z nich jest dołączone zwrotnie do matrycy AND, natomiast pozostałe sterują wejściami R i S przerzutników. Programowalne wejście pełni rolę wspólnego dla wszystkich przerzutników wejścia PRESET albo rolę wejścia sterującego wszystkimi buforami wyjściowymi .




Rys. 10. Struktura układu PLS105




3.3Układy GAL

Układy określane nazwą GAL (Generic Array Logic) należą do grupy układów reprogramowalnych (tzn. kasowalnych i programowalnych) sygnałami elektrycznymi. Wykonywane są one w technologii EECMOS (Electrically Erasable CMOS), przy czym pierwszą firmą, która wprowadziła na rynek ten rodzaj układów i nazwała je układami GAL była firma LATTICE .Inną cechą charakterystyczną układów GAL jest możliwość rekonfiguracji struktury, a co za tym idzie, możliwość emulacji innych standardowych struktur PLD, wytwarzanych do tej pory w technologii bipolarnej.

Istotą rozwiązania zastosowanego w układach GAL jest zastąpienie typowego układu wyjściowego, zawierającego bramkę trójstanową i/lub przerzutnik, blokiem logicznym o zmiennej konfiguracji, zwanym komórką lub makrokomórką logiczną .

Najbardziej znanymi układami GAL są układy 16V8 (rys.11) oraz 20V8.

Układ 16V8 ma 8 dedykowanych wejść oraz 2 wejścia dodatkowe: zegarowe i , które można wykorzystać jako dodatkowe wejścia dedykowane. Ponadto zawiera 8 wyjściowych makrokomórek logicznych OLMC (Output Logic Macro Cell) składających się z bramek OR i XOR, przerzutnika typu D oraz kilku multiplekserów określających przepływ sygnałów logicznych.

Podobną budowę ma układ GAL20V8, posiadający 24 wyprowadzenia, 8 uniwersalnych wyjściowych makrokomórek logicznych, 12 dedykowanych wejść oraz 2 wejścia dodatkowe.




Rys. 11. Struktura układu GAL16V8


Wyjściowe makrokomórki logiczne mogą być konfigurowane podobnie jak w układzie GAL16V8. Sposoby konfiguracji makrokomórek wymienionych układów umożliwiają symulację praktycznie wszystkich standardowych układów PAL o 20 i 24 wyprowadzeniach. Przy konfiguracji wyróżnia się 3 tryby pracy układu :

  • tryb rejestrowy - wyjście może być trybu rejestrowego z programowalną polaryzacją lub trybu kombinacyjnego jako programowalne we/wy i z programowalną polaryzacją, przy czym konfiguracje te są możliwe dla każdej makrokomórki,

  • tryb pracy złożony - wyjście może mieć charakter kombinacyjny typu we/wy z programowalnym sygnałem oraz polaryzacją C lub bezpośredni, z programowalnym sygnałem oraz polaryzacją,

  • tryb pracy prosty, w którym dopuszczalne są 3 konfiguracje: z dedykowanym wejściem, dedykowanym wyjściem oraz dedykowanym wyjściem ze sprzężeniem zwrotnym; dwie pierwsze konfiguracje są nieosiągalne dla komórek środkowych.

Interesującą właściwością układów GAL16V8 oraz GAL20V8 jest możliwość automatycznego testowania. W tym celu wszystkie przerzutniki układu mogą zostać połączone w jeden rejestr przesuwający i po przejściu układu do trybu testowania kolejne impulsy zegarowe powodują szeregowe wczytanie informacji pojawiającej się na wejściu danych. Jednocześnie zawartość rejestru zostaje szeregowo odczytana i pojawia się na wyjściu danych. Wyboru trybu testowania dokonuje się podając na odpowiednie wyprowadzenie napięcie ok. 15 V .

Obydwa układy produkowane są w wielu wersjach różniących się między sobą m.in. poborem prądu i maksymalną szybkością działania. Dostępne są wersje o szybkości pracy od 12 do 40 ns pobierające od 45 do 90 mA prądu.

Poza wymienionymi, firma LATTICE produkuje wiele innych typów układów GAL, należą do nich m.in. GAL18V8, GAL22V10, GAL26CV12, GAL39V18, oraz najbardziej złożony GAL6001 .






1   2   3   4   5   6


©absta.pl 2019
wyślij wiadomość

    Strona główna